DXR165の備忘録

自分用の備忘録です。

Intel 100/200 PCH Primary to Sideband Bridge について  

最終更新日:2017/10/27 06:47

SkyLakeと共に登場したIntel 100 PCH より少しレジスタ構造が変わったようです。具体的には以下のようになります。

8/9シリーズチップセットPCH にあったRCBA (Root Complex Base Address)がなくなり

10 Chipset Configuration Registers
This section describes all registers and base functionality that is related to chipset
configuration and not a specific interface (such as LPC, USB, or PCI Express*). It
contains the root complex register block that describes the behavior of the upstream
internal link.
This block is mapped into memory space, using the Root Complex Base Address (RCBA)
register of the PCI-to-LPC bridge. Accesses in this space must be limited to 32-bit (DW)
quantities. Burst accesses are not allowed.

10.1 Chipset Configuration Registers (Memory Space)

0400h–0403   RPC Root Port Configuration
3400h–3403h RC   RTC Configuration
など

12 LPC Interface Bridge Registers (D31:F0)
12.1 PCI Configuration Registers (LPC I/F—D31:F0)
F0h–F3h RCBA Root Complex Base Address

出典
Intel® 8 Series/C220 Series Chipset
Family Platform Controller Hub
(PCH)
Datasheet
May 2014






P2SB(Primary to Sideband Bridge)のSideband Register Access BAR (SBREG_BAR)が登場した。

38 Primary to Sideband Bridge
(P2SB)

The PCH incorporates a wide variety of devices and functions. The registers within
these devices are mainly accessed through the primary interface, such as PCI
configuration space and IO/MMIO space. Some devices also have registers that are
distributed within the PCH Private Configuration Space at individual endpoints (Target
Port IDs) which are only accessible through the PCH Sideband Interface.

These PCH Private Configuration Space Registers can be addressed via SBREG_BAR or
through SBI Index Data pair programming.

出典
Intel® 200 (including X299) and
Intel® 2370 Series Chipset Families
Platform Controller Hub (PCH)
Datasheet - Volume 1 of 2

October 2017
Revision 003


4 P2SB Bridge (D31:F1)
4.1 P2SB Configuration Registers Summary

Sideband Register Access BAR (SBREG_BAR)—Offset 10h
P2SB Control (P2SBC)—0ffset E0h
Hide Device (HIDE): When this bit is set, the P2SB will return 1s
on any PCI Configuration Read on IOSF-P. All other transactions
including PCI Configuration Writes are unaffected by this. This
does not affect reads performed on the IOSF-SB interface.

出典
Intel® 200 (including X299) and
Intel® 2370 Series Chipset Families
Platform Controller Hub (PCH)
Datasheet - Volume 2 of 2

October 2017
Revision 005


略語
PCR -> PCH Private Configuration Space Registers?
IOSF -> Intel On-die Switch Fabric
IOSFはIntel SoCの標準内部バスで、PCIエミュレーションをプロトコルとしてサポートすることで、レガシードライバとの互換性を維持している。また、IOSFとは異なるサブファブリックをサポートできるサイドバンドチャネルを備えており、他社IPの取り込みもできる。

出典
後藤弘茂のWeekly海外ニュース
スモールコアCPU「Avoton」で明らかになったIntelのローパワーCPU戦略
(2013/9/9 00:00)
https://pc.watch.impress.co.jp/docs/column/kaigai/614543.html


関連記事

category: PC-HW

tb: 0   cm: 0

コメント

コメントの投稿

Secret

トラックバック

トラックバックURL
→http://dxr165.blog.fc2.com/tb.php/406-68eecc64
この記事にトラックバックする(FC2ブログユーザー)

プロフィール

最新コメント

カウンター(2012/3/10以降)